

(11)Publication number:

2001-292043

(43) Date of publication of application: 19.10.2001

(51)Int.CI.

H03G 3/10

H03F 1/30 H03F 1/32

H03F 3/45

(21)Application number: 2000-104924

(71)Applicant: NEW JAPAN RADIO CO LTD

(22)Date of filing:

06.04.2000


(72)Inventor: HORIKOSHI DAIJI

USHIDA SUSUMU

(54) VARIABLE GAIN AMPLIFIER CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a variable gain amplifier circuit that can reduce deterioration in the distortion characteristic due to fluctuations in a power voltage. SOLUTION: The variable gain amplifier circuit is configured such that when an input signal is small and a voltage of a 1st bias power sourcely 31 is higher than a voltage of a variable bias power sourcely 33, a current mirror circuit 104 supplies a prescribed current to 1st and 2nd differential amplifier circuits 101, 102 by the action of a detection circuit 105. When the input signal gets higher, the detection circuit 105 detects a difference between the voltage of the variable bias power sourcely 33 and the voltage of the 1st bias power sourcely 31 and the current mirror circuit 104 supplies a current being a sum of a current corresponding to the voltage difference and the prescribed current in the case of the smaller input signal as above to the 1st and 2nd differential amplifier circuits 101, 102 by the action of the detection circuit 105, and even when the power voltage is reduced, the reduction in the current is suppressed to prevent deterioration in the distortion characteristic.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

bust Available Copy

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-292043 (P2001-292043A)

(43)公開日 平成13年10月19日(2001.10.19)

(51) Int.Cl.7		識別記号	F I		Ī	7]ド(参考)
H03G	3/10		H03G	3/10	В	5 J O 6 6
H03F	1/30		H03F	1/30	В	5 J O 9 O
	1/32			1/32		5 J 1 O O
	3/45			3/45	Α	

審査請求 未請求 請求項の数12 OL (全 15 頁)


(21)出願番号	特顧2000-104924(P2000-104924)	(71)出願人	000191238	
			新日本無線株式会社	
(22)出願日	平成12年4月6日(2000.4.6)		東京都中央区日本橋横山町3番10号	
		(72)発明者	堀越 大司	
			埼玉県上福岡市福岡二丁目1番1号 新日	
			本無線株式会社川越製作所内	
		(72)発明者	牛田 進	
			埼玉県上福岡市福岡二丁目1番1号 新日	
			本無線株式会社川越製作所内	
		(74)代理人	100099818	
			弁理士 安孫子 勉	
		最終頁に統く		

(54) 【発明の名称】 可変利得増幅回路

(57)【要約】

【課題】 電源電圧の変動による歪み特性の劣化の低減 を図る。

【解決手段】 入力信号が小さく、第1のバイアス電源31の電圧が、可変バイアス電源33の電圧より大である場合、検出回路105の作用により、カレントンラー回路104から第1及び第2の差動増幅回路101,102には、所定電流が供給される一方、入力信号が大となると、検出回路105により可変バイアス電源33の電圧と第1のバイアス電源31の電圧との差が検出され、カレントミラー回路104からは、検出回路105の作用により、その差電圧に応じた電流と入力信号が小さい場合の所定電流との和の電流が第1及び第2の差動増幅回路101,102に供給され、電源電圧の低下が生じても、電流の減少が抑圧され、歪み特性の劣化が防止されるような構成となっている。



50

【特許請求の範囲】

【請求項1】 第1及び第2のトランジスタを有し、各 々のエミッタが相互に接続されてなる第1の差動増幅回 路と、

第3及び第4のトランジスタを有し、各々のエミッタが 相互に接続されてなる第2の差動増幅回路とが設けら

前記第1及び第2のトランジスタのエミッタと、前記第 3及び第4のトランジスタのエミッタとの間に入力信号 が印加され、

前記第1及び第4のトランジスタの各々のコレクタに は、それぞれインピーダンス素子を介して直流電源電圧 が印加され、

前記第1及び第4のトランジスタのベースには、所定の 第1のバイアス電圧が、また、前記第2及び第3のトラ ンジスタのベースには、前記入力信号の大きさに応じた バイアス電圧が、それぞれ印加されて、前記第1及び第 4のトランジスタの各々のコレクタの間に出力信号が得 られるよう構成されてなる可変利得増幅回路であって、 前記第1及び第2の差動増幅回路を構成するトランジス 20 タのエミッタ電流を供給するカレントミラー回路と、 前記第1のバイアス電圧と前記入力信号の大きさに応じ たバイアス電圧との差を検出し、その検出結果に応じて 前記カレントミラー回路の電流を制御する検出回路とを 具備してなることを特徴とする可変利得増幅回路。

【請求項2】 検出回路は、第1のバイアス電圧が入力 信号の大きさに応じたバイアス電圧より大きい場合に は、カレントミラー回路に所定の電流が流れ、入力信号 の大きさに応じたバイアス電圧が第1のバイアス電圧よ り大きい場合には、その差に応じた電流と前記所定の電 30 流とが前記カレントミラー回路に流れるよう、前記カレ ントミラー回路の動作を制御することを特徴とする請求 項1記載の可変利得増幅回路。

【請求項3】 検出回路は、エミッタが相互に接続され た第5及び第6のトランジスタを有し、前記第5のトラ ンジスタのベースには、入力信号の大きさに応じたバイ アス電圧が、前記第6のトランジスタのベースには、第 1のバイアス電圧が、それぞれ印加される一方、前記第 5のトランジスタのコレクタには、前記第5のトランジ スタと逆極性で、ベースとコレクタとが相互に接続され 40 た第7のトランジスタのコレクタが、前記第6のトラン ジスタのコレクタには、前記第7のトランジスタと同極 性の第8のトランジスタのエミッタが、それぞれ接続さ れ、前記第7及び第8のトランジスタのベースは相互に 接続され、前記第7及び第8のトランジスタのエミッタ には、直流電圧が印加され、前記第8のトランジスタの エミッタとコレクタ間には、第1の定電流源が接続さ れ、前記第8のトランジスタのコレクタが出力段として なることを特徴とする請求項1記載の可変利得増幅回 路。

【請求項4】 カレントミラー回路は、ベースが相互に 接続された第9乃至第11のトランジスタを有し、前記 第9乃至第11のトランジスタのエミッタは共に、アー スに接続される一方、前記第9のトランジスタのコレク タは、第1及び第2のトランジスタのエミッタに、前記 第10のトランジスタのコレクタは、前記第3及び第4 のトランジスタのエミッタに、前記第11のトランジス タのコレクタは、第8のトランジスタのコレクタに、そ れぞれ接続されると共に、前記第11のトランジスタの コレクタとベースとが接続されてなることを特徴とする 請求項3記載の可変利得増幅回路。

【請求項5】 請求項4記載の可変利得増幅回路におい て、第1の定電流源に代えて、第1及び第2のトランジ スタのエミッタとアースとの間に、第1の差動増幅回路 用定電流源を、第3及び第4のトランジスタのエミッタ とアースとの間に、第2の差動増幅回路用定電流源が、 それぞれ設けられてなることを特徴とする可変利得増幅 回路。

【請求項6】 第1及び第2のトランジスタを有し、各 々のエミッタが相互に接続されてなる第1の差動増幅回 路と、

第3及び第4のトランジスタを有し、各々のエミッタが 相互に接続されてなる第2の差動増幅回路とが設けら

前記第1及び第2のトランジスタのエミッタと、前記第 3及び第4のトランジスタのエミッタとの間に入力信号

前記第1及び第4のトランジスタの各々のコレクタに は、それぞれインピーダンス素子を介して直流電源電圧 が印加され、

前記第1及び第4のトランジスタのベースには、所定の 第1のバイアス電圧が、また、前記第2及び第3のトラ ンジスタのベースには、前記入力信号の大きさに応じた バイアス電圧が、それぞれ印加されて、前記第1及び第 4のトランジスタの各々のコレクタの間に出力信号が得 られるよう構成されてなる可変利得増幅回路であって、 前記第1及び第2の差動増幅回路を構成するトランジス タのエミッタ電流を供給するバイアス回路と、

前記第1のバイアス電圧と前記入力信号の大きさに応じ たバイアス電圧との差を検出し、その検出結果に応じて 前記バイアス回路の動作を制御する検出回路とを具備し てなることを特徴とする可変利得増幅回路。

【請求項7】 検出回路は、第1のバイアス電圧が入力 信号の大きさに応じたバイアス電圧より大きい場合に は、バイアス回路に所定の電圧が印加され、入力信号の 大きさに応じたバイアス電圧が第1のバイアス電圧より 大きい場合には、その差に応じた電圧と前記所定の電圧 とが前記バイアス回路に印加されるよう、前記バイアス 回路の動作を制御することを特徴とする請求項6記載の 可変利得增幅回路。

【請求項8】 検出回路は、エミッタが相互に接続され た第5及び第6のトランジスタを有し、前記第5のトラ ンジスタのベースには、入力信号の大きさに応じたバイ アス電圧が、前記第6のトランジスタのベースには、第 1のバイアス電圧が、それぞれ印加される一方、前記第 5のトランジスタのコレクタには、前記第5のトランジ スタと逆極性で、ベースとコレクタとが相互に接続され た第7のトランジスタのコレクタが、前記第6のトラン ジスタのコレクタには、前記第7のトランジスタと同極 性の第8のトランジスタのエミッタが、それぞれ接続さ れ、前記第7及び第8のトランジスタのベースは相互に 接続され、前記第7及び第8のトランジスタのエミッタ には、直流電圧が印加され、前記第8のトランジスタの エミッタとコレクタ間には、第1の定電流源が接続さ れ、前記第8のトランジスタのコレクタが出力段として なることを特徴とする請求項6記載の可変利得増幅回 路。

【請求項9】 バイアス回路は、ベースが相互に接続された第9及び第10のトランジスタを有し、前記第9及び第10のトランジスタのエミッタは共に、抵抗器を介してアースに接続される一方、前記第9のトランジスタのコレクタは、第1及び第2のトランジスタのエミッタに、前記第10のトランジスタのコレクタは、前記第3及び第4のトランジスタのエミッタに、それぞれ接続されると共に、前記第10のトランジスタのベースには、第8のトランジスタのコレクタと、一端がアースに接続された抵抗器の他端が接続されてなることを特徴とする請求項8記載の可変利得増幅回路。

【請求項10】 請求項9記載の可変利得増幅回路において、第1の定電流源に代えて、第1及び第2のトランジスタのエミッタとアースとの間に、第1の差動増幅回路用定電流源を、第3及び第4のトランジスタのエミッタとアースとの間に、第2の差動増幅回路用定電流源が、それぞれ設けられてなることを特徴とする可変利得増幅回路。

【請求項11】 第1及び第2の差動増幅回路とカレントミラー回路との間に、2つのトランジスタを有してなる平衡増幅回路が設けられ、当該平衡増幅回路を介して入力信号が印加されるよう構成されてなることを特徴とする請求項1乃至請求項10のいずれかに記載の可変利 40 得増幅回路。

【請求項12】 第1及び第2の差動増幅回路とカレントミラー回路との間に、2つのトランジスタを有してなる第3の差動増幅回路が設けられ、当該第3の差動増幅回路を介して入力信号が印加されるよう構成されてなることを特徴とする請求項1乃至請求項10のいずれかに記載の可変利得増幅回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、いわゆるTVチュ

ーナやBSチューナ等における高周波帯の信号を増幅するための可変利得増幅回路に係り、特に、歪み特性の改善を図ったものに関する。

[0002]

【従来の技術】従来、この種の増幅回路としては、例え ば、図12に示されたような構成を有してなる可変利得 増幅回路が知られている。すなわち、同図を参照しつつ この可変利得増幅回路の構成、動作について説明すれ ば、まず、この可変利得増幅回路は、2つの差動増幅回 路111, 112と、入力段を形成する平衡増幅回路1 13とに大別されて構成されたものとなっているもので ある。第1の差動増幅回路111は、npn形の第1及 び第2のトランジスタ61、62を有してなるもので、 この第1及び第2のトランジスタ61、62は、相互に エミッタが接続される一方、第1のトランジスタ61の コレクタは、第1のコレクタ抵抗器71を介して直流電 源80に接続されると共に第1の出力端子87に接続さ れ、また、第2のトランジスタ62のコレクタは、直流 電源80に直接接続されたものとなっている。第2の差 動増幅回路112は、npn形の第3及び第4のトラン ジスタ63,64を有してなるもので、この第3及び第 4のトランジスタ63,64は、相互にエミッタが接続 される一方、第4のトランジスタ64のコレクタは、第 2のコレクタ抵抗器72を介して直流電源80に接続さ れると共に第2の出力端子88に接続され、また、第3 のトランジスタ63のコレクタは、直流電源80に直接 接続されたものとなっている。

【0003】上述した第1及び第4のトランジスタ61,64のベースは、所定電圧の第1のバイアス電源81に接続される一方、第2及び第3のトランジスタ62,63のベースは、入力信号の変化に応じてその出力電圧が変化するよう構成されてなる可変バイアス電源83に接続されている。一方、平衡増幅回路113は、npn形の第5及び第6のトランジスタ65,66によるベース接地回路となっており、各々のベースは、相互に接続されると共に、所定電圧の第2のバイアス電源82に接続されたものとなっている。そして、第5のトランジスタ65のコレクタは、先の第1及び第2のトランジスタ66のコレクタは、先の第3及び第4のトランジスタ66のコレクタは、先の第3及び第4のトランジスタ666のコレクタは、先の第3及び第4のトランジスタ666

【0004】また、第5及び第6のトランジスタ65,66のエミッタ側には、npn形の第7及び第8のトランジスタ67,68による定電流回路が接続された構成となっている。すなわち、第7及び第8のトランジスタ67,68は、ベースが相互に接続される一方、第7のトランジスタ67のコレクタは、先の第5のトランジスタ65のエミッタと共に第1の入力端子85に、第8のトランジスタ66のエミッタと共に第2の入力端子86に、それぞ

れ接続されている。さらに、第7のトランジスタ67のエミッタは、第1のエミッタ抵抗器73を介して、第8のトランジスタ68のエミッタは、第2のエミッタ抵抗器74を介して、それぞれ共にアースに接続されたものとなっている。

【0005】またさらに、先の第1のトランジスタ61のコレクタには、npn形の第9のトランジスタ69のベースが、第4のトランジスタ64のコレクタには、npn形の第10のトランジスタ70のベースが、それぞれ接続されている。これら第9及び第10のトランジスタ69,70のコレクタは、共に直流電源80に接続される一方、第9のトランジスタ69のエミッタは、第3及び第4のエミッタ抵抗器75,76の相互の接続点が先の第7及び第8のトランジスタ67,68のベースに接続されたものとなっている。また、第10のトランジスタ70のエミッタは、第5の抵抗器77を介して第7及び第8のトランジスタ67,68のベースに接続されている。

【0006】かかる構成の可変利得増幅回路において は、可変バイアス電源83の出力電圧は、第1及び第2 の入力端子85,86に印加される入力信号に応じて変 化されるようになっており、入力信号が小さい場合に は、可変バイアス電源83の電圧は、第1のバイアス電 源81の電圧より小さくなるように制御されるようにな っている。そして、この場合、第1及び第4のトランジ スタ61,64のコレクタ電流が流れ、コレクタ電圧は 第1及び第2のコレクタ抵抗器71,72における電圧 降下分だけ直流電源80の出力電圧よりも小さな値とな る。そして、第9のトランジスタ69のベースには、第 1のトランジスタ61のコレクタ電圧が、第10のトラ ンジスタ70のベースには、第4のトランジスタ64の コレクタ電圧が、それぞれ印加され、第9及び第10の トランジスタ69、70のエミッタ電圧は、そのベース 電圧よりベース・エミッタ間電圧VBEだけ低いものとな る。

【0007】第7及び第8のトランジスタ67,68のベースには、第9及び第10のトランジスタ69,70の各エミッタから、抵抗器75,76,77により分圧されたバイアス電圧が印加され、第7及び第8のトランジスタ67,68にコレクタ電流が流れることとなる。一方、入力信号が大きくなると、可変バイアス電源83の電圧は、第1のバイアス電源81の電圧より大きくなり、先とは逆に、第1及び第4のトランジスタ61,64のコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は小さくなり、それぞれのコレクタ電流は大きくなり、第7及び第8のトランジスタ67,68の電流もには、第7及び第8のトランジスタ67,68の電流も

大きくなり、可変利得増幅回路の歪み特性の改善が図られるものとなっていた。

[0008]

【発明が解決しようとする課題】しかしながら、上述した構成においては、直流電源80の電圧、すなわち電源電圧が何らかの原因で低下したような場合、第7及び第8のトランジスタ67、68のベース電圧が低下し、当然ながら第7及び第8のトランジスタ67、68のコレクタ電流も減少するため、可変利得増幅回路の電流も減少し、歪み特性が大きく劣化してしまうという問題があった。本発明は、上記実状に鑑みてなされたもので、電源電圧が変動しても歪み特性が大きく劣化することがなく回路動作の安定した可変利得増幅回路を提供するものである。

[0009]

【課題を解決するための手段】上記発明の目的を達成す るため、本発明に係る可変利得増幅回路は、第1及び第 2のトランジスタを有し、各々のエミッタが相互に接続 されてなる第1の差動増幅回路と、第3及び第4のトラ ンジスタを有し、各々のエミッタが相互に接続されてな る第2の差動増幅回路とが設けられ、前記第1及び第2 のトランジスタのエミッタと、前記第3及び第4のトラ ンジスタのエミッタとの間に入力信号が印加され、前記 第1及び第4のトランジスタの各々のコレクタには、そ れぞれインピーダンス素子を介して直流電源電圧が印加 され、前記第1及び第4のトランジスタのベースには、 所定の第1のバイアス電圧が、また、前記第2及び第3 のトランジスタのベースには、前記入力信号の大きさに 応じたバイアス電圧が、それぞれ印加されて、前記第1 及び第4のトランジスタの各々のコレクタの間に出力信 号が得られるよう構成されてなる可変利得増幅回路であ って、前記第1及び第2の差動増幅回路を構成するトラ ンジスタのエミッタ電流を供給するカレントミラー回路 と、前記第1のバイアス電圧と前記入力信号の大きさに 応じたバイアス電圧との差を検出し、その検出結果に応 じて前記カレントミラー回路の電流を制御する検出回路 とを具備してなるものである。

【0010】かかる構成においては、検出回路による制御により、入力信号の大きさに応じてカレントミラー回路における電流が適宜制御されて、第1及び第2の差動増幅回路のエミッタ電流が供給されるので、電源電圧の低下が生じても、歪み特性の劣化を抑圧することができ、回路動作の安定した可変利得増幅回路を提供することができるものである。

【0011】また、上記発明の目的を達成するため、本発明に係る可変利得増幅回路は、第1及び第2のトランジスタを有し、各々のエミッタが相互に接続されてなる第1の差動増幅回路と、第3及び第4のトランジスタを有し、各々のエミッタが相互に接続されてなる第2の差動増幅回路とが設けられ、前記第1及び第2のトランジ

スタのエミッタと、前記第3及び第4のトランジスタの エミッタとの間に入力信号が印加され、前記第1及び第 4のトランジスタの各々のコレクタには、それぞれイン ピーダンス素子を介して直流電源電圧が印加され、前記 第1及び第4のトランジスタのベースには、所定の第1 のバイアス電圧が、また、前記第2及び第3のトランジ スタのベースには、前記入力信号の大きさに応じたバイ アス電圧が、それぞれ印加されて、前記第1及び第4の トランジスタの各々のコレクタの間に出力信号が得られ るよう構成されてなる可変利得増幅回路であって、前記 第1及び第2の差動増幅回路を構成するトランジスタの エミッタ電流を供給するバイアス回路と、前記第1のバ イアス電圧と前記入力信号の大きさに応じたバイアス電 圧との差を検出し、その検出結果に応じて前記バイアス 回路の動作を制御する検出回路とを具備してなるもので ある。

【0012】かかる構成においては、検出回路による制御により、入力信号の大きさに応じてバイアス回路における電流が適宜制御されて、第1及び第2の差動増幅回路のエミッタ電流が供給されるので、電源電圧の低下が生じても、歪み特性の劣化を抑圧することができ、回路動作の安定した可変利得増幅回路を提供することができるものである。

[0013]

【発明の実施の形態】以下、本発明の実施の形態について、図1乃至図11を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。最初に、第1の発明に係る可変利得増幅回路について図1及び図2を参照しつつ説明する。まず、図1を参照しつつ第1の発明に係る可変利得増幅回路の基本回路構成について説明する。この第1の発明に係る可変利得増幅回路S1は、第1の差動増幅回路101と、第2の差動増幅回路102と、カレントミラー回路104と、検出回路105とを主たる構成要素としてなるものである。第1の差動増幅回路101はnpn形の第1及び第2のトランジスタ1、2を有してなり、第2の差動増幅回路102は、npn形の第3及び第4のトランジスタ3、4を有してなるものとなっている。

【0014】第1の差動増幅回路101において、第1 及び第2のトランジスタ1,2は、相互にエミッタが接続される一方、第1のトランジスタ1のコレクタは、第 1のインピーダンス素子21を介して直流電源34に接続されると共に第1の出力端子53に接続され、また、第2のトランジスタ2のコレクタは、第2の差動増幅回路102の第3のトランジスタ3のコレクタと共に、直流電源34に接続されている。また、第2の差動増幅回路102において、第3及び第4のトランジスタ3,4は、相互にエミッタが接続される一方、第4のトランジスタ4のコレクタは、第2のインピーダンス素子22を 介して直流電源34に接続されると共に第2の出力端子 54に接続されている。

【0015】そして、先の第1及び第4のトランジスタ1,4のベースは、相互に接続されて、所定の第1のバイアス電圧を出力する第1のバイアス電源31に接続されると共に、検出回路105の入力段に接続される一方、第2及び第3のトランジスタ2,3のベースは相互に接続され、可変バイアス電源33に接続されると共に、検出回路105の入力段に接続されたものとなっている。ここで、可変バイアス電源33は、後述する第1及び第2の入力端子51,52に印加される入力信号の大きさに応じて、その出力電圧が変化するよう構成されたものとなっている。

【0016】一方、先の第1及び第2のトランジスタ1,2のエミッタと、第3及び第4のトランジスタ3,4のエミッタは、それぞれカレントミラー回路104に接続されると共に、第1及び第2のトランジスタ1,2のエミッタには、第1の入力端子51が、第3及び第4のトランジスタ3,4のエミッタには、第2の入力端子52が、それぞれ接続されたものとなっている。

【0017】検出回路105は、第1のバイアス電源3 1の電圧と、可変バイアス電源33の電圧との差を検出 し、その検出された電圧差に応じた電流をカレントミラ 一回路104に流がすように構成されてなるものであ る。すなわち、この検出回路105は、第1のバイアス 電源31の電圧が可変バイアス電源33の電圧よりも大 きい場合には、カレントミラー回路104に所定の初期 電流が流れるように作用し、可変バイアス電源33の電 圧が第1のバイアス電源31の電圧より大きい場合に、 先の初期電流に加えて、両バイアス電圧の差分に応じた 電流がカレントミラー回路104に流れるように作用す るものである。ここで、所定の初期電流がカレントミラ 一回路104に流れるようにするためのより具体的な構 成としては、例えば、電流源(図示せず)を検出回路1 05の出力段に設け、第1のバイアス電源31の電圧が 可変バイアス電源33の電圧よりも大きい場合に、この 電流源からの電流がカレントミラー回路104へ供給さ れるようにする構成が考えられる。また、この電流源を カレントミラー回路104に設けて、検出回路105に よって第1のバイアス電源31の電圧が可変バイアス電 源33の電圧よりも大きいことが検出された場合に、検 出回路105からのその検出結果に対応する所定の出力 信号に応じて、電流源の電流がカレントミラー回路10 4で流れるようにしても好適である。カレントミラー回 路104は、公知・周知の回路構成を有してなるもの で、上述したように検出回路105の検出結果に応じて 電流が制御されるようになっている。

【0018】次に、上記構成における動作について説明 すれば、まず、第1及び第2の入力端子51,52に印 加された入力信号が小さい場合、可変バイアス電源33

- 1

の出力電圧は、第1のバイアス電源31の電圧に比して 小さなものとなる。その結果、第1及び第4のトランジ スタ1、4のコレクタに多くのコレクタ電流が流れ、そ れぞれのコレクタ電圧は、直流電源34による電源電圧 から、それぞれのインピーダンス素子21,22におけ る電圧降下分だけ減じた大きさとなる。一方、第2及び 第3のトランジスタ2, 3には、コレクタ電流は殆ど流 れない状態となる。そして、検出回路105において は、第1のバイアス電源31の電圧が可変バイアス電源 33の電圧より大であることが検出され、それによっ て、カレントミラー回路104においては、予め設定さ れた初期電流が基準電流として流れることとなる。すな わち、先に述べたように、検出回路105に電流源(図 示せず)を設けた構成である場合には、その電流源から の電流が初期電流としてカレントミラー回路104へ供 給されることとなる。また、カレントミラー回路104 に電流源 (図示せず) を設けた構成の場合には、初期電 流としてのその電流源の電流がカレントミラー回路10 4の基準電流として流れることとなる。カレントミラー 回路104においては、上述の初期電流が基準電流とさ れて、それぞれのカレントミラー出力段、すなわち、第 1及び第2のトランジスタ1,2のエミッタに接続され た第1のカレントミラー出力段、第3及び第4のトラン ジスタ3, 4のエミッタに接続された第2のカレントミ ラー出力段に、いわゆるカレントミラー比で定まる電流 が流れることとなる。

【0019】一方、第1及び第2の入力端子51,52 への入力信号が大きい場合には、可変バイアス電源33 の出力電圧は、第1のバイアス電源31の電圧よりも大 となり、そのため、第2及び第3のトランジスタ2、3 のコレクタ電流が増加する一方、第1及び第4のトラン ジスタ1、4のコレクタ電流は減少し、それによって、 第1及び第4のトランジスタ1, 4のそれぞれのコレク タ電圧は上昇し、第1及び第2の出力端子53,54に おける出力が増大することとなる。そして、検出回路1 05においては、第1のバイアス電源31の電圧と可変 バイアス電源33の電圧の差が検出され、その検出され た電圧差に応じた電流がカレントミラー回路104へ出 力されることとなる。カレントミラー回路104におい ては、先に述べた電流源 (図示せず) による初期電流 と、可変バイアス電源33の電圧と第1のバイアス電源 31の電圧の差に応じて検出回路105から出力された 電流とが基準電流となって、カレントミラー比に応じた 電流が第1及び第2のカレントミラー出力段に流れるこ ととなり、第1及び第2のトランジスタ1, 2のエミッ タと、第3及び第4のトランジスタ3, 4のエミッタの それぞれに流れる電流の増加が図られる。そのため、入 力信号の増大による歪みの改善が図られることとなる。 また、電源電圧が低下したとしても、第1及び第2のト ランジスタ1, 2のエミッタと第3及び第4のトランジ 50 スタ3, 4のエミッタのそれぞれに流れる電流は、カレントミラー回路104により供給されるものとなっているため、極端な電流の減少が生ずることがなく、そのため歪み特性の大きな劣化が抑圧されることとなる。

【0020】次に、第1の発明に係る可変利得増幅回路 S1のより具体的な第1の回路構成例について図2を参 照しつつ説明する。なお、図1に示された構成要素と同 一の構成要素については、同一の符号を付してその詳細 な説明を省略し、以下、異なる点を中心に説明すること とする。まず、この図2に示された可変利得増幅回路S 1 a は、検出回路 1 0 5 及びカレントミラー回路 1 0 4 の具体的な回路構成が示された点と、先の図1に示され た第1のインピーダンス素子21として第1のコレクタ 抵抗器21aが、第2のインピーダンス素子22として 第2のコレクタ抵抗器22aが、それぞれ用いられてな る点を除けば、他の回路構成部分は、基本的に先の図1 に示されたものと同一のものである。検出回路105 は、npn形の第5及び第6のトランジスタ5,6と、 pnp形の第7及び第8のトランジスタ7,8と、第1 の定電流源41とを主たる構成要素としてなり、第5及 び第6のトランジスタ5,6により差動増幅回路が構成 される一方、npn形の第7及び第8のトランジスタ 7,8により構成されたカレントミラー回路が第5のト ランジスタ5の能動負荷となるように構成されたものと なっている。

【0021】すなわち、まず、第5のトランジスタ5の ベースは、可変バイアス電源33に接続される一方、第 6のトランジスタ6のベースは、第1のバイアス電源3 1に接続されたものとなっている。また、第5及び第6 のトランジスタ5,6は、エミッタが相互に接続される と共に、第2の定電流源42に接続される一方、第5の トランジスタ5のコレクタは、第7のトランジスタ7の コレクタに、また、第6のトランジスタ6のコレクタ は、直流電源34に、それぞれ接続されたものとなって いる。第7及び第8のトランジスタ7、8は、ベースが 相互に接続される一方、エミッタが共に、直流電源34 に接続されたものとなっている。また、第7のトランジ スタ7のベースとコレクタは、相互に接続されたものと なっている。さらに、第8のトランジスタ8のコレクタ とエミッタ間には、第1の定電流源41が並列接続され て設けられると共に、コレクタは、次述するカレントミ ラー回路104の入力段となる第11のトランジスタ1 1のコレクタに接続されたものとなっている。

【0022】カレントミラー回路104を構成する第9 乃至第11のトランジスタ9~11は、相互にベースが 接続されると共に、第11のトランジスタ11のベース とコレクタは、相互に接続されている一方、エミッタ は、共にアースに接続されたものとなっている。そし て、第9のトランジスタ9のコレクタは、第1及び第2 のトランジスタ1,2のエミッタと第1の入力端子51 に接続されており、第10のトランジスタ10のコレクタは、第3及び第4のトランジスタ3,4のエミッタと第2の入力端子52に接続されたものとなっている。なお、第11のトランジスタ11のコレクタは、先に述べたように検出回路105の第8のトランジスタ8のコレクタに接続されたものとなっている。

【0023】次に、かかる構成における動作について説 明する。まず、第1及び第2の入力端子51,52に印 加された入力信号が小さい場合、可変バイアス電源33 の出力電圧は、第1のバイアス電源31の電圧に比して 小さなものとなる。その結果、第1及び第4のトランジ スタ1、4のコレクタに多くのコレクタ電流が流れ、そ れぞれのコレクタ電圧は、直流電源34による電源電圧 から、それぞれのコレクタ抵抗器21a,22aにおけ る電圧降下分だけ減じた大きさとなるのは先の図1に示 された基本回路と同一である。一方、検出回路105に おいては、第1のバイアス電源31の電圧が、可変バイ アス電源33の電圧に比して大であることに対応して、 第6のトランジスタ6のコレクタ電流が流れる一方、第 5のトランジスタ5にはコレクタ電流は殆ど流れない。 そのため、第7及び第8のトランジスタ7、8には電流 が流れず、カレントミラー回路104の第11のトラン ジスタ11には、第1の定電流源41からの所定の電流 が流れ込むこととなる。そして、第9及び第10のトラ ンジスタ9,10には、それぞれいわゆるカレントミラ 一比に応じた電流が流れることとなる。

【0024】また一方、第1及び第2の入力端子51, 52への入力信号が大きい場合には、可変バイアス電源 33の出力電圧は、第1のバイアス電源31の電圧より も大となり、そのため、第2及び第3のトランジスタ 2, 3のコレクタ電流が増加する一方、第1及び第4の トランジスタ1、4のコレクタ電流は減少し、それによ って、第1及び第4のトランジスタ1, 4のそれぞれの コレクタ電圧は上昇し、第1及び第2の出力端子53, 54における出力が増大することとなる。そして、検出 回路105においては、可変バイアス電源33の出力電 圧が第1のバイアス電源31の電圧よりも大であること に対応して、入力信号が小さい場合とは逆に、第6のト ランジスタ6に代わって第5のトランジスタ5のコレク タ電流が流れると共に第7のトランジスタ7にも流れ、 それによって第8のトランジスタ8にもコレクタ電流が 流れることとなる。したがって、カレントミラー回路1 04の第11のトランジスタ11のコレクタには、第1 の定電流源41の電流と、第8のトランジスタ8のコレ クタ電流とが流れ込むこととなり、この第8のトランジ スタ8のコレクタ電流の発生に応じて、第9及び第10 のトランジスタ9、10のコレクタ電流が増加して、第 1及び第2のトランジスタ1,2のエミッタと、第3及 び第4のトランジスタ3、4のエミッタのそれぞれに流 れる電流の増加が図られることとなる。そのため、入力 50 信号の増大による歪みの改善が図られるものとなる。

【0025】なお、上述の構成例においては、第1の定 電流源41は、第8のトランジスタ8のコレクタとエミ ッタ間に並列接続されるよう設けられたが、例えば、第 11のトランジスタ11のコレクタエミッタ間に並列接 続されるよう設けられてもよいものである。さらに、第 1の定電流源41を設けることに代えて、図2において 点線で示されたように、第1及び第2のトランジスタ 1, 2のエミッタとアースとの間に、第1の差動増幅回 路用定電流源43を、第3及び第4のトランジスタ3, 4のエミッタとアースとの間に、第2の差動増幅回路用 定電流源44を、それぞれ設けるようにしてもよい。す なわち、この第1の差動増幅回路用定電流源43及び第 2の差動増幅回路用定電流源44は、第1の定電流源4 1により第9及び第10のトランジスタ9,10のコレ クタに流れる電流と同じ大きさの電流を供給するための ものである。

【0026】次に、第2の発明に係る可変利得増幅回路 S2の基本回路構成について、図3を参照しつつ説明す る。なお、図1に示された構成要素と同一の構成要素に ついては、同一の符号を付してその詳細な説明を省略 し、以下、異なる点を中心に説明することとする。この 可変利得増幅回路S2は、先に図1に示された可変利得 増幅回路S1に、次述するような構成を有してなる平衡 増幅回路106が、第1及び第2の差動増幅回路10 1,102とカレントミラー回路104との間に設けら れた構成となっているものである。すなわち、平衡増幅 回路106は、npn形の第12及び第13のトランジ スタ12,13を有して構成されてなるもので、第12 及び第13のトランジスタ12、13は、相互にベース が接続されると共に、第2のバイアス電源32による所 定の第2のバイアス電圧が印加されるようになっている 一方、第12のトランジスタ12のコレクタは、第1及 び第2のトランジスタ1, 2のエミッタに、また、第1 3のトランジスタ13のコレクタは、第3及び第4のト ランジスタ3, 4のエミッタに、それぞれ接続されたも のとなっている。さらに、第12のトランジスタ12の エミッタは、カレントミラー回路104の第1のカレン トミラー出力段に接続されると共に第1の入力端子51 に接続される一方、第13のトランジスタ13のエミッ タは、カレントミラー回路104の第2のカレントミラ 一出力段に接続されると共に第2の入力端子52に接続 されたものとなっている。

【0027】かかる構成において、平衡増幅回路106は、ベース接地増幅回路の構成であるため、その入力側と出力側との容量的な結合が少ないことから、第1及び第2の入力端子51,52に接続される図示されない前段の回路からの電気的な影響が、第1及び第2の差動増幅回路101,102へ及ぶことを抑圧でき、そのため、安定した回路動作が確保されることとなる。そし

て、この可変利得増幅回路S2の全体的な回路動作は、 上述した平衡増幅回路106による作用を除けば、先に 図1の回路構成において同図を参照しつつ説明したと基 本的に変わるところがないので、ここでの再度の詳細な 説明は省略する。

【0028】次に、第3の発明に係る可変利得増幅回路 S3の基本回路構成について、図4を参照しつつ説明する。なお、図1又は図3に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。この可変利得増幅回路S3は、先に図1に示された可変利得増幅回路S1に、次述するような構成を有してなる第3の差動増幅回路103が入力段に設けられたものとなっている。すなわち、第3の差動増幅回路103は、npn形の第14及び第15のトランジスタ14、15、第1及び第2のバイアス抵抗器25,26第3のインピーダンス素子23及び第2のバイアス電源32を主たる構成要素としてなるものである。

【0029】まず、第14のトランジスタ14は、その コレクタが第1及び第2のトランジスタ1, 2のエミッ 20 タに、また、第15のトランジスタ15のコレクタは、 第3及び第4のトランジスタ のエミッタに、それぞれ 接続されている一方、第14及び第15のトランジスタ 14, 15のエミッタは、それぞれカレントミラー回路 104の出力段に接続されたものとなっていると共に、 第3のインピーダンス素子23を介して相互に接続され たものとなっている。また、第14のトランジスタ14 のベースは、第1の入力端子51に接続されると共に、 第1のバイアス抵抗器25を介して、所定の第2のバイ アス電圧を出力する第2のバイアス電源32に接続され る一方、第15のトランジスタ15のベースは、第2の 入力端子52に接続されると共に、第2のバイアス抵抗 器26を介して、第2のバイアス電源32に接続された ものとなっている。

【0030】かかる構成における動作は、第1及び第2の入力端子51,52に接続された入力信号が、第3の差動増幅回路103により増幅されて第1及び第2の差動増幅回路101,102へ入力されることとなる点を除けば、先に図1の回路構成において同図を参照しつつ説明したと基本的に変わるところがないので、ここでの再度の詳細な説明は省略する。なお、第3の差動増幅回路103は、次述する図5における第3の差動増幅回路103Aの回路と異なり、第14及び第15のトランジスタ14,15のエミッタが第3のインピーダンス素子23を介して接続されているため、エミッタ同士が直接接続された構成の第3の差動増幅回路103Aに比して、良く知られているように入力信号のいわゆるダイナミック・レンジが大きく、比較的大きな入力信号にも十分対応できるものとなっている。

【0031】次に、第4の発明に係る可変利得増幅回路

S4の基本回路構成について、図5を参照しつつ説明する。なお、図1又は図4に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。この可変利得増幅回路S4は、先に図1に示された可変利得増幅回路S1に、次述するような構成を有してなる第3の差動増幅回路103Aが入力段に設けられたものとなっている。この可変利得増幅回路S4は、先に図4に示された回路構成における第3のインピーダンス素子23を用いることなく次述するように第3の差動増幅回路103Aが構成されたものとなっている。さらに、カレントミラー回路104Aの出力段が一つとなっているものである。

【0032】すなわち、第3の差動増幅回路103A は、npn形の第14及び第15のトランジスタ14, 15、第1及び第2のバイアス抵抗器25、26及び第 2のバイアス電源32を主たる構成要素としてなるもの である。第14のトランジスタ14は、そのコレクタが 第1及び第2のトランジスタ1, 2のエミッタに、ま た、第15のトランジスタ15のコレクタは、第3及び 第4のトランジスタ3、4のエミッタに、それぞれ接続 されている一方、第14及び第15のトランジスタ1 4, 15のエミッタは相互に接続されてカレントミラー 回路104Aの出力段に接続されたものとなっている。 また、第14のトランジスタ14のベースは、第1の入 力端子51に接続されると共に、第1のバイアス抵抗器 25を介して、所定の第2のバイアス電圧を出力する第 2のバイアス電源32に接続される一方、第15のトラ ンジスタ15のベースは、第2の入力端子52に接続さ れると共に、第2のバイアス抵抗器26を介して、第2 のバイアス電源32に接続されたものとなっている。

【0033】かかる構成において、第3の差動増幅回路 103Aは、第14及び第15のトランジスタ15のエミッタが直接接続された構成となっており、この点において、先の図4に示された第3の差動増幅回路103においては、第3のインピーダンス素子23を介して第14及び第15のトランジスタ14,15のエミッタが相互に接続された構成と異なるものとなっている。この第3の差動増幅回路103Aは、入力信号のいわゆるダイナミック・レンジが大きい場合には、飽和状態となってしまうため、先の図4における第3の差動増幅回路103に比して、比較的小信号入力に適するものとなっている。

【0034】次に、第5の発明に係る可変利得増幅回路 S5の基本回路構成について、図6を参照しつつ説明す る。なお、図1に示された構成要素と同一の構成要素に ついては、同一の符号を付してその詳細な説明を省略 し、以下、異なる点を中心に説明することとする。この 可変利得増幅回路S5は、図1に示された基本回路構成 におけるカレントミラー回路104に代えてバイアス回

路107が設けられて構成されたものである。すなわ ち、バイアス回路107は、検出回路105による第1 のバイアス電源31の電圧と可変バイアス電源33の電 圧の差分の検出結果に応じて、第1及び第2の差動増幅 回路101,102のバイアス電流、すなわち、第1万 至第4のトランジスタ1~4のエミッタ電流を供給する よう構成されてなるものである。したがって、このバイ アス回路107の基本的な作用は、先の図1に示された 回路構成例におけるカレントミラー回路104のそれと 基本的には同様なものとなっている。

【0035】かかる構成における可変利得増幅回路S5 の全体的な回路動作について説明すれば、まず、入力信 号が小さく、第1のバイアス電源31の電圧が可変バイ アス電源33の電圧よりも大である場合、検出回路10 5によってそのような状態が検出されると、バイアス回 路107の入力段には、所定の電圧が印加されるように なっている。そして、バイアス回路107は、この入力 段に印加された所定の電圧によって定まる所定の電流 を、第1及び第2のトランジスタ1, 2のエミッタ電流 として供給するようになっている。一方、入力信号が大 きく、可変バイアス電源33の電圧が第1のバイアス電 源31の電圧よりも大である場合、検出回路105によ って、その差電圧が検出され、その差電圧に応じた電圧 が、先の所定の電圧と共にバイアス回路107の入力段 に印加されることとなる。したがって、バイアス回路1 07からは、入力段における電圧増加に応じた電流が、 第1及び第2のトランジスタ1、2のエミッタ電流及び 第3及び第4のトランジスタ3, 4のエミッタ電流とし て供給されることとなり、その基本的な動作は、先に図 1の回路構成において同図を参照しつつ説明したと基本 的に変わるところがないものとなっている。

【0036】次に、第5の発明に係る可変利得増幅回路 S5のより具体的な第1の回路構成例について図7を参 照しつつ説明する。なお、図6又は図3に示された構成 要素と同一の構成要素については、同一の符号を付して その詳細な説明を省略し、以下、異なる点を中心に説明 することとする。この図7に示された可変利得増幅回路 S5aは、バイアス回路107の具体的な回路構成例が 示された点と、先の図6において示された第1のインピ ーダンス素子21として第1のコレクタ抵抗器21a が、第2のインピーダンス素子22として第2のコレク タ抵抗器22aが、それぞれ用いられてなる点を除け ば、他の回路構成は、基本的に図3に示されたものと同 一のものである。すなわち、バイアス回路107は、n pn形の第9及び第10のトランジスタ9, 10、第1 乃至第3のエミッタ抵抗器28, 29及び第3のバイア ス抵抗器27を主たる構成要素としてなるものである。 まず、検出回路105の出力段を構成する第8のトラン ジスタ8のコレクタは、第3のバイアス抵抗器27を介 50

してアースに接続されると共に、この第3のバイアス抵 抗器27と第8のトランジスタ8のコレクタとの接続点 は、第9及び第10のトランジスタ9、10のベースに 接続されたものとなっている。

【0037】また、第9のトランジスタ9のコレクタ は、第1及び第2のトランジスタ1, 2のエミッタに接 続されると共に、第1の入力端子51に接続される一 方、第10のトランジスタ10のコレクタは、第3及び 第4のトランジスタ3、4のエミッタに接続されると共 に、第2の入力端子52に接続されたものとなってい る。さらに、第9のトランジスタ9のエミッタは、第1 のエミッタ抵抗器28を介して、第10のトランジスタ 10のエミッタは、第2のエミッタ抵抗器29を介し て、それぞれアースに接続されたものとなっている。

【0038】次に、かかる構成における動作について説 明する。まず、第1及び第2の入力端子51、52に印 加された入力信号が小さい場合、可変バイアス電源33 の出力電圧は、第1のバイアス電源31の電圧に比して 小さなものとなる。その結果、第1及び第4のトランジ 及び第3及び第4のトランジスタ3, 4のエミッタ電流 20 スタ1, 4のコレクタに多くのコレクタ電流が流れ、そ れぞれのコレクタ電圧は、直流電源34による電源電圧 から、それぞれのコレクタ抵抗器21a,22aにおけ る電圧降下分だけ減じた大きさとなるのは先の図1に示 された基本回路と同一である。一方、検出回路105に おいては、第1のバイアス電源31の電圧が、可変バイ アス電源33の電圧に比して大であることに対応して、 第6のトランジスタ6のコレクタ電流が流れる一方、第 5のトランジスタ5にはコレクタ電流は殆ど流れない。 そのため、第7及び第8のトランジスタ7,8には電流 が流れず、第3のバイアス抵抗器27には、第1の定電 流源41からの所定の電流が流れ込むこととなる。そし て、第3のバイアス抵抗器27には、この第1の定電流 源41による電流と第3のバイアス抵抗器27の抵抗値 で定まる電圧降下が生じ、この電圧は、第9及び第10 のトランジスタ9、10のベースへベースバイアス電圧 として供給され、第9及び第10のトランジスタ9,1 0のコレクタにはこのバイアス電圧に応じた電流が流れ ることとなる。

> 【0039】一方、第1及び第2の入力端子51,52 への入力信号が大きい場合には、可変バイアス電源33 の出力電圧は、第1のバイアス電源31の電圧よりも大 となり、そのため、第2及び第3のトランジスタ2,3 のコレクタ電流が増加する一方、第1及び第4のトラン ジスタ1, 4のコレクタ電流は減少し、それによって、 第1及び第4のトランジスタ1、4のそれぞれのコレク 夕電圧は上昇し、第1及び第2の出力端子53,54に おける出力が増大することとなる。そして、検出回路1 05においては、可変バイアス電源33の出力電圧が第 1のバイアス電源31の電圧よりも大であることに対応 して、入力信号が小さい場合と逆に、第6のトランジス

タ6に代わって第5のトランジスタ5のコレクタ電流が流れると共に第7のトランジスタ7にもコレクタ電流が流れ、それによって第8のトランジスタ8にもコレクタ電流が流れることとなる。したがって、第3のバイアス抵抗器27には、第1の定電流源41の電流と、第8のトランジスタ8のコレクタ電流とが流れ込むこととなり、第9及び第10のトランジスタ9,10のコレクタ電流が増加して、第1及び第2のトランジスタ1,2のエミッタのそれぞれに流れる電流の増加が図られることとなり、入力信号の増大による歪みの改善が図られるものとなる。

【0040】なお、上述の構成例においては、第1の定電流源41は、第8のトランジスタ8のコレクタとエミッタ間に並列接続されるよう設けられたが、例えば、第3のバイアス抵抗器27に並列接続されるよう設けられてもよいものである。さらに、第1の定電流源41を設けることに代えて、図7において点線で示されたように、第1及び第2のトランジスタ1,2のエミッタとアースとの間に、第1の差動増幅回路用定電流源43を、第3及び第4のトランジスタ3,4のエミッタとアースとの間に、第2の差動増幅回路用定電流源44を、それぞれ設けるようにしてもよい。すなわち、この第1の差動増幅回路用定電流源43及び第2の差動増幅回路用定電流源43及び第2の差動増幅回路用定電流源41により第9及び第10のトランジスタ9,10のコレクタに流れる電流と同じ大きさの電流を供給するためのものである。

【0041】図8には、本発明に係る可変利得増幅回路 の代表的な歪み特性の例として、図7に示された回路構 成例における歪み特性が示されており、図12に示され た従来回路の歪み特性を示す図13の特性線図と比較し つつ、この図8の歪み特性例について説明することとす る。まず、図8及び図13において、横軸の利得制御電 圧は、可変利得増幅回路S5aにおいては、第2及び第 3のトランジスタ2、3のベースに、従来回路(図12 参照)においては、第2及び第3のトランジスタ62, 63のベースに、それぞれ印加される電圧であって、入 力信号の大きさに応じて変化するものである。また、図 8及び図13において、縦軸は、可変利得増幅回路S5 aにおいては、第1及び第2の出力端子53,54に、 また、従来回路(図12参照)においては、第1及び第 2の出力端子87,88に、それぞれ得られる出力信号 のレベルを示すものである。

【0042】本発明に係る可変利得増幅回路S5aにおいては、利得制御電圧が極小さい場合(0~1v付近)、換言すれば、入力信号が小さな場合には、歪み信号のレベル(図8において実線の特性線参照)は、大凡-120dBm弱であるのに対して、従来例においては、-110dBm強となっており、本発明に係る可変

利得増幅回路S5aの歪み特性が従来回路に比して明らかに改善されていることが確認できるものとなっている。また、利得制御電圧が大きな領域においても、本発明に係る可変利得増幅回路S5aの歪み特性は、従来回路に比して数dBm程度の改善がなされていることが確認できるものとなっている(図8及び図13においてそれぞれの実線の特性線参照)。

【0043】次に、第6の発明に係る可変利得増幅回路 S6の基本回路構成について、図9を参照しつつ説明す る。なお、図3又は図6に示された構成要素と同一の構 成要素については、同一の符号を付してその詳細な説明 を省略し、以下、異なる点を中心に説明することとす る。この可変利得増幅回路S6は、先に図6に示された 可変利得増幅回路S5に、先に図3を参照しつつ説明し たと同一の構成を有してなる平衡増幅回路106が、第 1及び第2の差動増幅回路101,102とバイアス回 路107との間に設けられた構成となっているものであ る。かかる構成において、平衡増幅回路106は、ベー ス接地増幅回路の構成であるため、その入力側と出力側 との容量的な結合が少ないことから、第1及び第2の入 力端子51,52に接続される図示されない前段の回路 からの電気的な影響が、第1及び第2の差動増幅回路1 01,102へ及ぶことを抑圧でき、そのため、安定し た回路動作が確保されることとなる。そして、この可変 利得増幅回路S6の全体的な回路動作は、上述した平衡 増幅回路106による作用を除けば、先に図6の回路構 成において同図を参照しつつ説明したと基本的に変わる ところがないので、ここでの再度の詳細な説明は省略す る。

【0044】次に、第7の発明に係る可変利得増幅回路 S7の基本回路構成について、図10を参照しつつ説明 する。なお、図4又は図6に示された構成要素と同一の 構成要素については、同一の符号を付してその詳細な説 明を省略し、以下、異なる点を中心に説明することとす る。この可変利得増幅回路S7は、先に図6に示された 可変利得増幅回路S5に、先に図4を参照しつつ説明し たと同一の構成を有してなる第3の差動増幅回路103 が入力段に設けられたものとなっているものである。か かる構成における動作は、第1及び第2の入力端子5 1,52に接続された入力信号が、第3の差動増幅回路 103により増幅されて第1及び第2の差動増幅回路1 01,102へ入力されることとなる点を除けば、先に 図6の回路構成において同図を参照しつつ説明したと基 本的に変わるところがないので、ここでの再度の詳細な 説明は省略する。なお、第3の差動増幅回路103は、 先に図5を参照しつつ説明した第3の差動増幅回路10 3 Aの回路と異なり、第14及び第15のトランジスタ 14, 15のエミッタが第3のインピーダンス素子23 を介して接続されているため、エミッタ同士が直接接続 された構成の第3の差動増幅回路103Aに比して、良

く知られているように入力信号のいわゆるダイナミック ・レンジが大きく、比較的大きな入力信号にも十分対応 できるものとなっている。

【0045】次に、第8の発明に係る可変利得増幅回路 S8の基本回路構成について、図11を参照しつつ説明 する。なお、図5又は図6に示された構成要素と同一の 構成要素については、同一の符号を付してその詳細な説 明を省略し、以下、異なる点を中心に説明することとす る。この可変利得増幅回路S8は、先に図6に示された 可変利得増幅回路S5に、先に図5を参照しつつ説明し 10 たと同一の構成を有してなる第3の差動増幅回路103 Aが入力段に設けられた構成となっているものである。 なお、第3の差動増幅回路103Aにおいて、第14及 び第15のトランジスタ14,15のエミッタが相互に 接続されたことに対応して、バイアス回路107Aの出 力段は、一つとなっている。すなわち、先に図7に示さ れたバイアス回路107を構成する第9及び第10のト ランジスタ9,10の一方のコレクタにのみ第14及び 第15のトランジスタ14, 15のエミッタが接続され るような構成とすればよいものとなっている。かかる構 20 成において、第3の差動増幅回路103Aは、第14及 び第15のトランジスタ14, 15のエミッタが直接接 続された構成となっており、この点において、先の図1 0に示された第3の差動増幅回路103においては、第 3のインピーダンス素子23を介して第14及び第15 のトランジスタ14, 15のエミッタが相互に接続され た構成と異なるものとなっている。この第3の差動増幅 回路103Aは、入力信号のいわゆるダイナミック・レ ンジが大きい場合には、飽和状態となってしまうため、 先の図10における第3の差動増幅回路103に比し て、比較的小信号入力に適するものとなっている。

【0046】なお、上述した回路構成例において用いた各々のバイポーラトランジスタの極性をそれぞれ逆のものとし、それに応じたバイアス電圧が供給されるように回路を構成しても良いことは勿論であり、また、バイポーラ以外の他の種類のトランジスタを用いて同様に構成しても良いことは勿論である。

[0047]

【発明の効果】以上、述べたように、本発明によれば、可変利得増幅回路の利得制御が、第1の差動増幅回路の 40 第1のトランジスタ及び第2の差動増幅回路の第4のトランジスタのベースに印加される所定のバイアス電圧と、入力信号の大きさに応じて変化される第1の差動増幅回路の第2のトランジスタ及び第2の差動増幅回路の第3のトランジスタのベースに印加されるバイアス電圧との差を検出回路によって検出し、その検出結果に応じて、第1及び第2の差動増幅回路へ電流供給を行うカレ

ントミラー回路又はバイアス回路の電流が制御されるように構成することにより、従来と異なり、電源電圧の減少が生じたような場合にあっても、増幅回路における電流の減少が抑圧され、電源電圧変動による歪み特性の劣化が防止され、回路動作の安定した可変利得増幅回路が提供されるという効果を奏するものである。

【図面の簡単な説明】

【図1】第1の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図2】図1に示された可変利得増幅回路のより具体的な回路構成例を示す回路図である。

【図3】第2の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図4】第3の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図5】第4の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図6】第5の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図7】図6に示された可変利得増幅回路のより具体的な回路構成例を示す回路図である。

【図8】図7に示された可変利得増幅回路の歪み特性を 示す特性線図である。

【図9】第6の発明に係る可変利得増幅回路の基本回路 構成を示す回路図である。

【図10】第7の発明に係る可変利得増幅回路の基本回路構成を示す回路図である。

【図11】第8の発明に係る可変利得増幅回路の基本回路構成を示す回路図である。

【図12】従来の回路構成例を示す回路図である。

【図13】図12に示された従来回路における歪み特性を示す特性線図である。

【符号の説明】

31…第1のバイアス電源

32…第2のバイアス電源

33…可変バイアス電源

51…第1の入力端子

52…第2の入力端子

53…第1の出力端子

54…第2の出力端子

101…第1の差動増幅回路

102…第2の差動増幅回路


103…第3の差動増幅回路


104…カレントミラー回路


105…検出回路


106…平衡增幅回路

107…バイアス回路










【図8】



【図10】

【図12】


-73


76-

【図11】

【図13】

利得制御電圧 (V)





フロントページの続き

Fターム(参考) 5J066 AA01 AA12 AA21 AA22 CA05 CA21 CA32 CA37 CA82 FA01 FA08 FA09 FA10 HA02 HA25 KA02 KA05 KA08 KA10 KA12 KA17 KA49 MA11 MA20 MD04 NDO3 NDO4 ND22 ND24 ND28 PD02 SA08 TA01 TA02 5J090 AA01 AA12 AA21 AA22 CA05 CA21 CA32 CA37 CA82 CNO4 DNO2 FA01 FA08 FA09 FA10 FNO1 FNO3 FNO6 FNO9 FN10 GNO1 HAO2 HA25 HNO7 KAO2 KA10 KA12 KA17 KA49 MA11 MA20 MNO2 NNO6 NNO7 SAO8 TA01 TA02 5J100 AA14 AA18 AA19 BA06 BB01 BB22 BC02 CA33 EA02 FA04

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☑ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.